

EMENTA

1. IDENTIFICAÇÃO DO CURSO

Tema: Simulação de Arquitetura de Computadores (MIPS e RISC-V)

Carga Horária: 34 horas-aula

Público-Alvo: Estudantes de Ciência da Computação, Engenharia da Computação e afins.

Professor: Danilo Monteiro Souza, B.Sc, M.Sc, Ph.D. Candidate

Formato: Híbrido

2. EMENTA

Introdução à simulação de conjunto de instruções (ISA). Estudo prático da arquitetura clássica MIPS através do simulador MARS, seguido pela transição para a arquitetura moderna RISC-V utilizando o simulador RARS. Análise estrutural, organização de registradores, chamadas de sistema, manipulação de memória e estruturas de controle. Práticas de programação em linguagem Assembly, depuração de código e implementação de algoritmos complexos em baixo nível.

3. OBJETIVOS

Objetivo Geral:

Capacitar o aluno a compreender, escrever e depurar códigos em linguagem Assembly (MIPS e RISC-V) utilizando ambientes de simulação de forma sequencial.

Objetivos Específicos:

- Instalar, configurar e dominar o ambiente MARS (MIPS).
- Realizar a transição prática para o ambiente RARS (RISC-V).
- Desenvolver rotinas completas de processamento, desvios e entrada/saída.
- Implementar soluções algorítmicas clássicas (conversão de bases, ordenação, séries matemáticas) diretamente em hardware simulado.

4. CONTEÚDO PROGRAMÁTICO

Módulo 1: Fundamentos da Simulação e ISA. Conceitos e aplicações em ensino.

Módulo 2: O Ambiente MARS (MIPS). Interface, registradores, sintaxe, instruções aritméticas, memória e estruturas de controle no MIPS.

Módulo 3: O Ambiente RARS (RISC-V). Interface, registradores, sintaxe, instruções aritméticas, memória e estruturas de controle no RISC-V.

Módulo 4: Análise Comparativa e Depuração. Diferenças entre MIPS e RISC-V, ecall vs syscall, breakpoints e execução passo a passo.

Módulo 5: Projetos Práticos. Implementação de algoritmos avançados, como Sequência de Fibonacci, Conversores de Base (Decimal para Hexadecimal) e Algoritmos de Ordenação de vetores em memória.

5. METODOLOGIA

O curso adota uma abordagem teórico-prática sequencial. A primeira metade do curso é dedicada exclusivamente à arquitetura MIPS (MARS) para consolidação da lógica. A segunda metade aplica esses conceitos na arquitetura RISC-V (RARS). Os alunos resolverão problemas através da depuração em tempo real.

6. AVALIAÇÃO

Avaliação contínua baseada na entrega de laboratórios práticos e na implementação com sucesso dos projetos de algoritmos propostos na reta final do curso, demonstrando o uso eficiente de registradores e memória.

7. CRONOGRAMA

Aula	Dia	Horário	Conteúdo
Aula 1	30/04/2026	19:50 - 21:10	Apresentação do curso e instalação do MARS/RARS
Aula 2	07/05/2026	19:50 - 21:10	Arquitetura MIPS e interface do MARS.
Aula 3	14/05/2026	19:50 - 21:10	MIPS: Estrutura, aritmética e entrada/saída (I/O).
Aula 4	21/05/2026	19:50 - 21:10	MIPS: Acesso à memória, estruturas de controle e loops.
Aula 5	28/05/2026	19:50 - 21:10	Laboratório prático no MARS e introdução ao RISC-V.

Aula 6	04/06/2026	19:50 - 21:10	Arquitetura RISC-V, aritmética, memória e estruturas de controle.
Aula 7	11/06/2026	19:50 - 21:10	Pipeline com a construção de diagramas estilizados

8. REFERÊNCIAS

PATTERSON, David A.; HENNESSY, John L. Organização e projeto de computadores: a interface hardware/software. 5. ed. Rio de Janeiro: Elsevier, 2017.

RARS. RISC-V Assembler and Runtime Simulator. Disponível em: <https://github.com/TheThirdOne/rars>. Acesso em: 30 abr. 2026.

MARS. MIPS Assembler and Runtime Simulator. Missouri State University. Disponível em: <http://courses.missouristate.edu/kenvollmar/mars/>. Acesso em: 30 abr. 2026.